一、信号处理器全局控制模块设计（论文文献综述）
潘冬阳[1]（2021）在《嵌入式多通道高速信号采集处理系统研究》文中研究说明近年来,互联网和集成芯片的发展带动了信号采集处理系统的更新换代,随着应用需求的不断增加,信号采集处理系统在采集速率、采集精度、数据处理能力上都有很大的提升。在超声检测、分布式光纤检测以及工业现场多点模拟测量等具有复杂噪声背景的应用场景下,需要采集处理系统具有多通道数据处理能力;在一些工业生产线、输油管道等需要实时监测温度和应力等物理量的应用场景下,则需要采集处理系统具备良好的实时性。经过调研并综合考虑信号采集处理系统的性能、适用性及成本等因素,目前已有的采集系统并不能完全满足应用需求。针对上述问题,本文对信号采集处理系统展开了深入研究,设计了本课题系统的整体框架,并通过对以下几方面内容的研究,实现了一套嵌入式多通道高速信号采集处理系统。根据系统整体框架,设计了基于SPI的一主多从通信总线。以传输控制单元为SPI主机,实现了对6个采集控制单元（SPI从机）数据的并行接收和采集控制指令发送,传输速率最大可达20Mbps。通过对FPGA高速信号采集处理技术和同步时序处理技术的研究,设计了基于Cyclone 10LP系列低功耗FPGA的采集控制单元逻辑功能。并通过对累加平均滤波算法的研究和算法降噪原理的定量分析,结合FPGA并行流水线架构,实现了基于FPGA的实时累加平均滤波算法,该算法可自适应触发频率,解决了以往触发频率必须为固定频率的问题。通过对异构SoC FPGA及其片内高速AXI总线的研究,设计了基于Cyclone V系列SoC FPGA的传输控制单元逻辑功能,利用片上高速AXI总线设计接口应用,实现了FPGA与HPS的高速互联,解决了FPGA与ARM之间数据吞吐率不足的问题。通过对嵌入式Socket网络通信技术的研究,设计了采集系统配套软件。本文所设计的嵌入式多通道高速信号采集处理系统具有36个模拟信号通道,每个通道最高采样速率为65MHz,采样分辨率为14位,可实时对采样数据进行累加平均滤波处理,并通过上位机显示各通道的采样波形。经过实验测试,验证了系统的可行性且具有较强的实际应用价值。该采集系统对大背景噪声下的重复信号具有一定的通用性,可为工业现场中多通道信号采集处理提供平台支撑。
隋远峰[2]（2021）在《图像信号处理器（ISP）-卷积神经网络（VGG16）联合优化及关键模块设计》文中进行了进一步梳理在上世纪90年代,CMOS（Complementary Metal-Oxide Semiconductor）图像传感器数字相机问世,其便以高灵敏度、光谱响应范围大等优点逐步成为市场主流。传统的CMOS图像传感器往往存在动态范围不足的问题,会出现曝光过度和曝光不足。另外,其输出的图像往往会有比较高的噪声,可能无法满足显示设备高质量图像的输出要求。对于这些问题需要使用ISP（Image Signal Processor）图像信号处理器进行解决。在经过ISP处理的数字图像系统中,部分图像需要输出到高清接口如监视器、手机和电脑显示器等终端设备上,还有部分要用于图像识别与目标定位领域中,比如智能机器人、军事目标定位等。应用在ISP输出图像的识别算法里,CNN（Convolutional Neural Networks）即卷积神经网络使用最为广泛,该算法识别准确率高、定位精准,同时具有较高的实时性。所以,此算法成为了图像分类处理的首选方法。传统的ISP处理需要对图像传感器采集到的图像进行降噪、细节性增强、可见性提升等,但在计算机视觉领域中往往并不需要过多的细节处理和还原。本论文充分挖掘了其中的重要步骤,发现去马赛克和伽马变换对目标识别结果有着关键的影响。剖析这两步的算法原理,使用行缓存的方法设计了去马赛克算法的硬件电路,并用高效对数浮点数计算系统实现了任意伽马值的变换方法,比传统方法在面积等性能上实现了较大突破,从而完成高效的面向计算机视觉的ISP硬件电路设计。本文选取VGG（Visual Geometry Group）网络作为深度学习目标检测方案,使用GPU（Graphics Processing Unit）训练参数并导出,在ZYNQ平台上完成网络预测部分的硬件搭建。考虑片上BRAM资源和数据读取带宽,设计了数据块体结构来寄存特征数据与参数。并同时并行计算4通道数据,采用流水线方法完成乘加操作,从而设计出网络的卷积层和全连接层。对于池化层与Softmax层,分别依据算法特点提出对应的硬件优化方法。最终完成ISP—卷积神经网络联合系统设计。本文将所设计的ISP算法在MATLAB平台上进行仿真和误差分析,再使用Verilog语言进行硬件搭建,DC（Design Complier）和Vivado等工具用来对所设计的硬件电路综合与分析性能参数。分析神经网络算法,设计适用FPGA（Field Programmable Gate Array）部署的硬件模块,在ARM端将各个模块连通并使用AXI接口完成图像数据和各类的参数的传输,可以发现该联合系统得到相对理想的识别率的同时,比起传统方法效率有明显提升。
陈宇[3]（2021）在《全波形激光雷达数据采集技术研究》文中提出随着激光雷达技术的发展,对信息的获取有着更高的要求,有限次发射激光脉冲以及回波信息的记录往往存在着误差,对于高精度需求的测量来说是不符合要求的。要得到被测目标的高精度测量信息就需要对回波信号的完整分析。全波形激光雷达能够采集到信号全波形数据,满足高精度需求。但由于数据量大也为接收和提取带来了技术难题,全波形激光雷达的研究是大势所趋。本课题通过对全波形激光雷达接收相关问题的研究,主要是高速脉冲信号采集等相关技术,完成了激光接收系统的搭建,实现了数据采集等功能。首先,根据项目指标要求与性能要求对整体设计进行分析,确定探测体制,综合分析了数据处理接口等具体要求,对整体方案进行了构建。然后,对接收机进行分块详细设计,硬件方面对光电探测电路和数据处理电路进行了详细讨论,确保器件选择、电路设计符合要求;光电探测电路负责实现激光主波信号、激光回波信号的光电转换、增益调整、探测器温度、高压、控制电压状态遥测等功能,光电探测电路主要包括:恒流源电路、信号驱动电路、温度信号调理电路、贝塞尔滤波电路、单端转差分电路、接口电路等;数据处理以FPGA（现场可编辑门阵列）芯片为主控芯片,包括数据采集与数据合成两个模块,采用了子母板的设计形式,文中详细说明了各部分FPGA实现的功能并针对主要部分进行了仿真分析。接着,对接收机电路可靠性方面进行了分析。最后,对所设计系统进行了功能性验证测试及设计指标测试。测试结果表明满足设计指标要求及功能要求。本文所设计的全波形激光雷达接收系统在工程上有重要的应用价值。
吴辉[4]（2020）在《光电互连网络的光电接口及路由控制器研究》文中指出随着大规模集成电路的发展,网络通信数据量的激增,对高速数据传输系统的要求越来越高,传统的基于电互连的片上网络由于集成过多的IP核会导致高功耗、易受电磁干扰、高传输时延等问题,限制着未来多核处理器的发展。相对比电互连片上网络,光互连片上网络由于带宽大、传输速度快、不易受电磁干扰等优点,逐渐受到科研院校的关注,但在数据量小、路由距离较近的情况下,光互连片上网络的优点无法弥补光电转换过程和链路配置带来的消耗。因此,将电互连片上网络与光互连片上网络相结合,研究光电互连网络具有重要意义。本文重点对光电互连网络的接口和路由控制器进行研究,设计了光电互连网络的资源网络接口和光电接口,并设计路由控制器用于链路的配置和释放。在研究光电互连网络的基础上,利用FPGA（Field Programmable Gate Array）作为平台设计基于Mesh结构的光电互连网络,并实现网络的数据传输。首先设计光电互连网络的接口,设计资源网络接口用于对数据包的路由信息进行分析,实现对资源节点数据包的传输方式判定;然后设计光电接口用于实现光信号和电信号之间的转换,采用FPGA的高速串行收发器作为物理层结构,利用Aurora协议对高速串行收发器进行互连和配置,实现数据的并串转换,再通过连接SFP（Small Form-factor Pluggable）实现光电接口。此外,设计路由控制器用于实现对光路由器的链路配置和链路释放完成数据传输,路由控制器分为五个控制端口和光路由器控制模块、占用请求处理模块、交换开关。设计控制端口和交换开关用于数据包的译码和传输,设计光路由器控制模块用于保存和消除光路由器控制信号,设计占用请求模块用于判断路由控制器的状态,利用Verilog HDL对各模块进行设计,并在Modelsim上对路由控制器各模块和路由控制器层进行功能仿真测试。最后为验证光电互连网络系统的功能,本文采用Xilinx的VC707和VC709开发平台对光电互连网络进行验证,实现数据包从源资源节点发出通过光纤传输到目的资源节点,同时分析光电互连网络的数据传输时延、吞吐率、误码率、网络功耗、资源消耗等性能指标,测试结果表明光电互连网络相对比电互连片上网络在功耗和资源消耗上有所增加,但网络的其它性能指标得到了较大的提升。
潘康[5]（2020）在《AMBE声码器研究与多核DSP实现》文中研究表明AMBE算法是语音信号处理技术中最经典的算法之一,由于其低比特率高性能的语音压缩效果,已逐渐在各类通信网络中得到了广泛应用。另一方面,现代多媒体通信技术所带来的巨大实时运算量,使得传统的通信设备面临着性能与功耗上的瓶颈,传统的单核处理器因而逐渐向多核架构发展,以满足人们日益增加的通信需求。多核处理器架构虽然为通信领域带来了新的研究与发展方向,但同时也让硬件开发工作者面临了更多的困难和挑战。鉴于这一现状,本论文以实际工程为背景,针对AMBE声码器,提出并实现了一种基于多核DSP平台的软件并行方案,使得声码器应用程序开发变得便捷高效。本文的主要研究内容和贡献包括:（1）平台架构设计:根据AMBE算法的特点,设计并完成AMBE声码器平台的架构方案。首先研究了 AMBE算法的基本原理与流程步骤,通过仿真验证了该算法的正确性。接着,结合平台特性,设计了合理的多核并行架构,并完成了平台内部的各项资源分配以及平台通信机制。最后对该架构方案进行了可行性验证。（2）基于多核的算法设计:基于声码器平台及其架构方案,实现多核AMBE声码器。首先提出并设计了声码器应用程序的一般性流程,通过平台主程序完成了平台的一系列配置及初始化工作。然后对主从核进行了程序设计,并提出了一种内存调度算法,有效地解决了多核访问冲突的问题。最后通过实验验证与分析,证明了相比于单核版本,AMBE声码器多核版本的实际性能提升比与理论相符。（3）基于网络的调试仿真系统设计:面向网络通信,搭建实时高效的AMBE调试仿真系统。首先设计了 PC与DSP的通信协议,实现了二者数据实时传输的双向通信链路。接着,在PC端开发了功能齐全、交互友好的软件界面,并在DSP端设计实现了两个重要功能:基于网络的发送功能和接收功能。本论文系统地研究了 AMBE声码器平台的设计方案及其多核实现的并行架构,通过主从模式进行任务分配,有效地提高了程序的运行效率,充分发挥出多核DSP处理器低延迟低功耗的性能优势。
许海斌[6]（2020）在《基于不同电刷材料特性对连续变焦电机控制系统影响研究》文中研究指明随着电子信息技术的不断发展,在光学领域中通过电动控制实现镜头连续变焦功能与电动控制技术领域的关系越来越密切,这种由光学领域和电动控制领域的结合方式已经成为一个重要的研究方向。电动控制变焦技术的发展,拓宽了图像和视频捕获设备在光学领域的应用范围,使清晰的图像和视频的获取方式更加方便,获取到的图像质量更高。电动控制变焦与传统的手动对焦两者在对焦方式上有很大的区别,最明显的区别为在调焦过程中,操作人员不再与光学系统的相关机械结构发生实际接触。电动控制变焦也有很多优点,例如简化变焦控制过程,减少手动操作带来的误差。在电动控制变焦过程中,操作人员观察相机成像元件接收的入射光所显示的图像,通过观察输出图像,调节相关按钮,再经过数字信号处理器（Digital Signal Process,DSP）或单片机等电子芯片对电机进行控制,最终改变光学系统焦距的过程。在光学测量、图像和视频采集等方面,其准确性要高于裸眼,最终所显示的图像更加精准、清晰,并且变焦过程更加迅速。电动控制变焦系统具有高速模拟数字转换、数字信号分析和电机精密控制模块,这些模块的使用让变焦过程更加精准且快速。传统的手动对焦则是操作人员通过肉眼观察并慢慢手动调整的过程,除了主观判断造成的不精确外,在速度上也无法与电动控制变焦相提并论。在现有的电动控制变焦光学系统中,其变焦方式采用机械法,在凸轮轴上刻画出镜片组的位移曲线,通过转动凸轮轴来使镜片组发生位移,从而改变系统焦距。当光学系统的尺寸较大时,凸轮轴的重量与尺寸也会非常大,很少有合适的电机能够在保证精度的情况下驱动凸轮轴转动。除此之外,凸轮轴上的位移曲线对加工的精度要求非常高,这严重提高了凸轮的加工成本。与此相反,采用电机直接驱动的变焦的方式则更加方便快捷,加工时间和加工成本也会降低。本文分析了不同材料对电机电刷性能的影响。当电刷材料的耐磨性较小时,会提高电刷导电率,但会降低电刷的使用寿命。当材料的刚性较大时,又会增加电刷之间的接触电阻。因此选择一款耐磨性与刚性适中的电刷材料至关重要。与此同时我们根据电机的特点和变焦控制原理,设计了一种连续变焦控制光学设备,其中包含整体设计方案、控制系统硬件设计、控制系统软件设计和机械结构设计。最后在利用数字信号处理器的基础上,我们设计出了全新的具有不同模块功能的电机控制系统。将电机控制系统应用于光学结构中。最终,实现了光学系统的电动控制变焦功能。主要研究内容如下:1.研究了不同的电刷材料导电性、耐磨性、化学稳定性等不同的性质,最终发现电刷的耐磨性越大、材料的导电性越弱;电刷的耐磨性越小,电机的使用寿命越短。2.根据变焦光学系统成像原理,利用光学设计软件模拟了调焦镜片组和补偿镜片组的位移曲线,提出了通过电机控制来实现镜头变焦的功能设计思路,利用电机代替凸轮轴结构,这样光学系统就不再受到凸轮轴加工难度的限制,其加工成本也会降低。3.采用型号为TMS320F28335数字信号处理器控制系统,在增加变焦控制系统的接口数量的基础上,与上一代相比还能使性能提高两倍。除此之外还设计了新的无刷直流电机驱动电路。最终通过电机带动镜片组来模拟焦距-位移曲线运动的方式,替换传统的凸轮轴机械结构,实现了控制系统简化。
张志嘉[7]（2019）在《P/D波段复合高速隐身目标探测雷达信号处理器设计》文中研究说明隐身飞机以特殊的外形设计、吸波材料等方式减小雷达反射截面积（RCS）以达到隐身目的。现役隐身战机有效工作频段在1～40GHz之间,P波段频率范围为0.23～1GHz,D波段频率范围为110～170GHz,两者都处于隐身频段外,因此P波段与D波段雷达都具有出色的反隐身能力。本论文以近程对空反隐身目标探测课题为背景,开展了P/D波段复合高速隐身目标探测雷达信号处理器研制工作。首先,针对高速目标达到高精度测距测速的目的设计了P/D波段复合高速隐身目标探测雷达框架、协同工作探测波形以及信号处理融合算法,通过P波段雷达速度测量结果判断目标在D波段雷达下的多普勒频率测量模糊倍数,进行解模糊处理,得到高精度测距测速结果,通过仿真验证了融合处理算法的可行性。其次,在TMS320C6678 DSP+XC7VX690T FPGA架构硬件平台上开展雷达信号处理器的软件设计工作,根据雷达信号处理器软件实现总体框架完成FPGA和DSP信号处理分工,其中FPGA主要完成P波段BPSK雷达回波信号处理和D波段LFMCW雷达差拍回波信号处理,DSP主要完成P/D波段雷达信号处理结果的融合,进行解模糊处理。为了配合P/D波段复合高速隐身目标探测雷达信号处理器测试,研制了采用双DDS设计的P/D波段高速目标回波模拟器,该模拟器能够同时产生P波段BPSK中频回波信号以及D波段LFMCW差拍中频回波信号。最后,使用P/D波段高速目标回波模拟器搭建测试平台,验证雷达信号处理器的实时性和功能性,测试结果验证了P/D波段复合高速目标探测雷达信号处理器满足系统实时性和课题距离分辨力以及测速精度要求。
金烁[8]（2019）在《基于FPGA的有源配电网实时仿真器通用化设计》文中研究指明分布式电源的接入给传统配电网带来巨大变化并使之成为有源配电网,庞大的网络规模与复杂的设备模型对实时仿真的精度、规模以及效率提出了更高要求。基于现场可编程逻辑门阵列（field programmable gate array,FPGA）的有源配电网实时仿真器具有仿真步长小、仿真精度高、I/O接口丰富、易于扩展、成本低等优点。然而,编译时间长使得基于FPGA的实时仿真器仿真计算效率较低。本文在充分考虑FPGA硬件设计特点和仿真计算流程的基础上,提出了基于FPGA的有源配电网实时仿真器通用化设计,使仿真器具有无需重新编译即可在线更换算例的能力,极大地提高了仿真计算效率。本文工作围绕基于FPGA的有源配电网实时仿真通用化设计展开,主要研究内容包括:1)设计并实现了基于FPGA的有源配电网实时仿真器核心计算模块通用化设计。从制约通用性的各个方面出发,对实时仿真器的仿真全局控制模块、电气系统求解模块、控制系统求解模块等核心计算模块进行通用化设计,主要包括参数配置方式、线性方程组求解模块以及仿真初值设定方式的通用化设计,使仿真器的硬件设计无需随算例改动,提高了仿真计算效率;2)设计并实现了基于FPGA的有源配电网实时仿真器结果输出模块通用化设计。对仿真结果预处理模块进行了通用化设计,并在此基础上开发了以太网接口,将仿真结果实时传输到上位机中进行存储、显示与处理,有效改善了仿真器输出性能,提高了实时仿真器人机交互能力;3)基于有源配电网实时仿真器通用化设计,实现了配电网、光伏发电系统和有源配电网实时仿真算例测试。在基于FPGA的有源配电网实时仿真器中,完成了多组算例在线更新切换测试,通过与商业仿真软件PSCAD/EMTDC的仿真结果对比,充分验证了本文提出的通用化设计的正确性和有效性。
张凯风[9]（2019）在《通用高速数据存储系统设计及其数据管理技术》文中提出伴随着当代信息科技的快速发展,现代战场电磁环境变得日益复杂多变,常规电子战手段所取得的作战效能也在逐步下降,战场上新体制雷达、未知信号、复杂波形层出不穷,加之电磁空间中频谱拥堵,使得数据量形成爆发式的增长、信号分辨率以及接收机前端采样频率的不断提高,对电子对抗信息数据存储系统的存储容量、存储带宽以及系统的通用性和可靠性提出了更高的要求。为解决以上问题,同时为电子战信息智能处理提供可靠的离线处理容器,针对电子对抗信息处理领域中海量的信号参数和数据信息设计一套科学合理的存储方案,是实现现代电子战中信息处理的硬件基石。本论文首先进行了高速数据存储系统的需求分析以及高速存储技术的介绍对比。在此基础之上,对本论文的主要工作进行展开。论文主要工作如下:1.系统总体架构设计,系统采用去中心化架构将系统分为上层的用户节点和底层的存储节点。上层用户节点为用户控制计算机中的系统管理软件,其主要功能为实现用户到底层的系统管理和存储节点信息查询。底层存储节点主要完成系统外高速数据源的存储与上传功能,单个存储节点可以提供8TB的存储容量以及3.2GB/s的存储带宽。2.结合系统的总体设计与需求分析,以Xilinx XC7K355T芯片和TI TMS320C6455芯片为核心,以三星SSD860EVOmSATA1TB固态硬盘阵列为存储介质,搭建存储节点（存储控制单板）硬件平台。对存储节点内的高速数据存储与上传的逻辑软件进行设计,分别就光纤数据流和VPX数据流以及上传数据流进行了分析,实现了系统对光纤数据流和VPX数据流的存储以及对存储介质内数据的上传。3.根据本系统的应用场景,设计了一套与之配套的系统数据管理方案。按照系统去中心化架构的特性,首先对单个存储节点内部数据管理进行设计,包括对文件系统模块、RAID0阵列控制模块、命令收发模块等管理模块的设计以及在其基础上数据管理工作模式的设计。最后由点到面,完成整个系统节点网络的统一管理与任务分配。4.搭建测试平台,对系统的存储性能以及管理功能进行了测试与验证。包括对系统内存储接口的读写速度和信号质量进行测试、对系统内存储与上传模块的测试以及系统数据管理方案的功能验证。测试结果证明了本系统的设计的正确性和可行性,同时实现了用户对系统内存储数据的管理。
沈爱松[10]（2019）在《大阵列零陷展宽降维DBF算法研究与实现》文中认为自适应数字波束形成技术由于能够在空间干扰方向自适应地形成方向图零陷,实现空域干扰抑制,并具备灵活的天线方向图控制和同时多波束形成能力,逐渐被应用于雷达、声呐、移动通信等领域。然而针对大规模数字阵列的实时自适应数字波束形成算法应用,仍然存在算法运算量大、方向图主旁瓣控制和对抗快速机动干扰稳健性差等问题。本文以172阵元三角栅格圆形布阵结构的数字阵列雷达研制为背景,开展了适用于大规模数字阵列的快速稳健自适应数字波束形成算法的研究与硬件实现,并共同搭建该数字阵列雷达系统,完成DBF处理器自适应波束形成相关的软件设计、调试和系统集成测试。本文的主要工作包括:1、针对大规模数字阵列满阵自适应数字波束形成算法运算量大,对抗快速机动干扰稳健性差的问题,提出了一种针对大规模数字阵列的高效零陷展宽降维自适应波束形成方法,并结合实际系统,给出了算法的实现方案,完成了算法的性能仿真与分析;2、结合大规模数字阵列雷达的实际需求,选择基于VITA46标准的3U VPX硬件实现架构,提出了一种模块化、标准化、可扩展的系统设计方案,对系统拓扑结构和系统中各个模块分别进行介绍,特别是对系统的高速互联关系和DBF处理器模块进行详细说明,包括DBF FPGA模块、DBF DSP模块以及SRIO数据交换模块的硬件电路原理图设计、PCB版图设计以及主要的硬件电路接口调试;3、根据数字阵列雷达的工作流程,完成自适应数字波束形成算法在FPGA+DSP硬件平台上的实现,主要包括:根据算法的实现方案,给出FPGA和DSP处理器的任务分工、软件程序设计、调试以及算法性能验证的整个过程;完成了相关DBF软硬件在整个数字阵列雷达系统中的集成和初步测试,验证了所采用的的自适应数字波束形成算法和相关软硬件设计的正确性和有效性。
二、信号处理器全局控制模块设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、信号处理器全局控制模块设计（论文提纲范文）
（1）嵌入式多通道高速信号采集处理系统研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 信号采集系统研究现状 |
| 1.3 本论文主要研究内容及章节安排 |
| 1.3.1 本论文主要研究内容 |
| 1.3.2 本论文章节安排 |
| 第2章 高速信号采集与处理相关技术研究 |
| 2.1 高速模数转换技术 |
| 2.1.1 模数转换器概述 |
| 2.1.2 流水线型ADC |
| 2.2 FPGA技术 |
| 2.2.1 FPGA发展概述 |
| 2.2.2 FPGA基本结构及特点 |
| 2.2.3 FPGA设计流程及开发工具 |
| 2.3 FPGA同步时序处理技术 |
| 2.3.1 FPGA时序分析基本概念 |
| 2.3.2 FPGA同步设计的重要性 |
| 2.3.3 信号跨时钟域同步方式研究 |
| 2.4 累加平均滤波算法研究 |
| 2.4.1 算法原理分析 |
| 2.4.2 降噪分析 |
| 2.5 本章小结 |
| 第3章 系统硬件设计方案 |
| 3.1 系统整体架构 |
| 3.1.1 系统整体架构分析 |
| 3.1.2 预期性能指标 |
| 3.2 FPGA间的数据通信方案设计 |
| 3.2.1 SPI串行外设接口 |
| 3.2.2 SPI多从机方案选择 |
| 3.3 采集控制单元FPGA设计方案 |
| 3.3.1 设计方案分析 |
| 3.3.2 ADC控制模块设计 |
| 3.3.3 多路模拟电子开关控制模块计实现 |
| 3.3.4 累加平均滤波算法设计实现 |
| 3.3.5 SPI从机通信模块设计实现 |
| 3.3.6 IP核配置 |
| 3.4 传输控制单元设计方案 |
| 3.4.1 方案分析 |
| 3.4.2 SPI主机通信模块设计实现 |
| 3.4.3 AXI片内高速总线应用设计实现 |
| 3.5 本章小结 |
| 第4章 系统软件设计方案 |
| 4.1 软件总体设计方案 |
| 4.2 Socket网络通信技术 |
| 4.2.1 Socket基本概念 |
| 4.2.2 Socket数据传输方式 |
| 4.2.3 Socket通信过程 |
| 4.3 系统软件设计实现 |
| 4.3.1 网络Socket客户端设计 |
| 4.3.2 基于QT上位机设计实现 |
| 4.4 本章小结 |
| 第5章 系统验证与测试 |
| 5.1 系统硬件单元仿真及调试 |
| 5.1.1 多路模拟电子开关功能仿真验证 |
| 5.1.2 累加平均滤波算法仿真验证 |
| 5.1.3 采集控制单元在线调试 |
| 5.1.4 传输控制单元在线调试 |
| 5.2 系统软硬件综合测试 |
| 5.2.1 测试环境搭建 |
| 5.2.2 测试过程 |
| 5.2.3 系统指标分析 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间主要科研成果 |
| 一、发表学术论文 |
| 二、其它科研成果 |
（2）图像信号处理器（ISP）-卷积神经网络（VGG16）联合优化及关键模块设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容及论文结构 |
| 2 ISP关键步骤及其硬件优化结构 |
| 2.1 去马赛克 |
| 2.1.1 Bayer阵列 |
| 2.1.2 插值法与下采样 |
| 2.1.3 硬件实现 |
| 2.2 对数浮点数系统 |
| 2.2.1 设计原理 |
| 2.2.2 线性函数逼近方法 |
| 2.2.3 硬件实现 |
| 2.3 伽马变换 |
| 2.3.1 算法原理 |
| 2.3.2 硬件实现 |
| 2.3.3 资源性能分析 |
| 2.4 本章小结 |
| 3 卷积神经网络及其部署思路分析 |
| 3.1 卷积神经网络算法原理 |
| 3.2 网络层功能分析 |
| 3.2.1 卷积层 |
| 3.2.2 池化层 |
| 3.2.3 激活函数 |
| 3.2.4 全连接层 |
| 3.2.5 Softmax层 |
| 3.2.6 BN(Batch Normalization)层 |
| 3.3 VGG卷积神经网络 |
| 3.3.1 网络结构模型介绍 |
| 3.3.2 资源瓶颈分析 |
| 3.4 参数量化与融合 |
| 3.4.1 量化方法 |
| 3.4.2 参数融合 |
| 3.5 硬件平台简介 |
| 3.5.1 硬件平台分析 |
| 3.5.2 数据交互 |
| 3.6 本章小结 |
| 4 卷积神经网络硬件部署方案设计 |
| 4.1 硬件总体架构 |
| 4.2 各模块设计 |
| 4.2.1 卷积模块设计 |
| 4.2.2 BN层与池化模块设计 |
| 4.2.3 全连接模块设计 |
| 4.2.4 Softmax模块设计 |
| 4.3 设计性能 |
| 4.4 本章小结 |
| 5 ISP-卷积神经网络联合系统性能分析 |
| 5.1 识别结果分析 |
| 5.2 性能分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 全文工作总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（3）全波形激光雷达数据采集技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及来源 |
| 1.2 国内外研究情况 |
| 1.2.1 国外研究情况 |
| 1.2.2 国内研究情况 |
| 1.2.3 发展趋势 |
| 1.3 论文章节结构 |
| 第2章 激光接收机方案设计 |
| 2.1 激光探测体制选择 |
| 2.2 课题功能指标要求分析 |
| 2.2.1 功能要求 |
| 2.2.2 性能要求 |
| 2.2.3 电路接口 |
| 2.2.4 设计流程 |
| 2.3 全波形测距工作时序 |
| 2.4 激光接收机系统构成 |
| 2.4.1 光电探测电路组件设计 |
| 2.4.2 数据处理电路组件设计 |
| 2.5 本章小结 |
| 第3章 激光接收机电路设计 |
| 3.1 电路总体设计流程 |
| 3.2 光电探测电路及组件详细设计 |
| 3.2.1 波形信号采集探测器选择 |
| 3.2.2 光电探测电路设计 |
| 3.2.3 APD电源电路设计 |
| 3.3 激光信号处理器详细设计 |
| 3.3.1 数据采集电路设计 |
| 3.3.2 数据合成电路设计 |
| 3.4 本章小结 |
| 第4章 FPGA软件设计 |
| 4.1 FPGA介绍 |
| 4.1.1 FPGA结构说明 |
| 4.1.2 FPGA的设计流程 |
| 4.2 串行总线通讯协议要求 |
| 4.2.1 三线串行遥控协议 |
| 4.2.2 三线串行遥测协议 |
| 4.3 数据采集软件设计 |
| 4.3.1 功能要求 |
| 4.3.2 程序功能划分 |
| 4.3.3 接口要求 |
| 4.3.4 软件接口 |
| 4.4 信号采集程序详细设计 |
| 4.4.1 时钟芯片的配置 |
| 4.4.2 AD芯片的软件设计 |
| 4.4.3 FPGA内部数据处理逻辑设计 |
| 4.4.4 APD及相关组件控制 |
| 4.5 数据合成软件设计 |
| 4.5.1 功能要求 |
| 4.5.2 程序功能划分 |
| 4.5.3 性能要求 |
| 4.5.4 接口要求 |
| 4.5.5 软件接口 |
| 4.6 本章小结 |
| 第5章 电路可靠性设计 |
| 5.1 EMC设计 |
| 5.1.1 元器件选择 |
| 5.1.2 印制板设计 |
| 5.1.3 电缆选择 |
| 5.1.4 电源设计 |
| 5.1.5 EMC设计结论 |
| 5.2 静电防护设计 |
| 5.2.1 电路设计上采取的措施 |
| 5.2.2 在机箱设计上采取的措施 |
| 5.2.3 静电防护设计结论 |
| 5.3 冗余设计 |
| 5.4 本章小结 |
| 第6章 接收机测试及误差分析 |
| 6.1 数据接收优化设计 |
| 6.1.1 问题现象 |
| 6.1.2 问题分析 |
| 6.1.3 解决措施 |
| 6.1.4 结果验证 |
| 6.2 系统功能验证 |
| 6.3 指标性能测试 |
| 6.3.1 采样速度测试 |
| 6.3.2 系统带宽测试 |
| 6.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间所取得的相关科研成果 |
| 致谢 |
（4）光电互连网络的光电接口及路由控制器研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| §1.1 课题研究背景及意义 |
| §1.2 国内外研究现状 |
| §1.2.1 国外研究现状 |
| §1.2.2 国内研究现状 |
| §1.3 论文主要工作及章节安排 |
| 第二章 光电互连网络技术 |
| §2.1 光电互连网络的基础理论 |
| §2.1.1 拓扑结构 |
| §2.1.2 路由算法 |
| §2.1.3 交换技术 |
| §2.1.4 光波导 |
| §2.1.5 微环谐振器 |
| §2.1.6 性能评估 |
| §2.2 高速串行收发器 |
| §2.3 光电互连网络实验平台 |
| §2.4 本章小结 |
| 第三章 光电互连网络体系架构及接口设计 |
| §3.1 光电互连网络的体系架构 |
| §3.2 光电互连网络的资源节点及接口设计 |
| §3.2.1 资源节点设计 |
| §3.2.2 资源网络接口设计 |
| §3.3 光电互连网络的光电接口设计 |
| §3.3.1 Aurora协议分析 |
| §3.3.2 Aurora协议支持模块设计 |
| §3.3.3 光电接口回环测试 |
| §3.4 本章小结 |
| 第四章 光电互连网络路由控制器设计与验证 |
| §4.1 光电互连网络路由控制器整体设计 |
| §4.2 光电互连网络路由控制器功能模块设计 |
| §4.2.1 配置数据包路由译码器模块设计 |
| §4.2.2 链路释放处理器模块设计 |
| §4.2.3 请求信号处理器模块设计 |
| §4.2.4 数据包处理器模块设计 |
| §4.2.5 交换开关模块设计 |
| §4.2.6 占用请求处理模块设计 |
| §4.3 光电互连网络路由控制器验证 |
| §4.3.1 单个路由控制器验证 |
| §4.3.2 路由控制器层验证 |
| §4.4 本章小结 |
| 第五章 光电互连网络的验证及分析 |
| §5.1 光电互连网络实验平台 |
| §5.2 光电互连网络接口验证 |
| §5.2.1 资源网络接口验证 |
| §5.2.2 光电接口验证 |
| §5.3 光电互连网络功能验证 |
| §5.3.1 光路由器功能验证 |
| §5.3.2 光电互连网络整体功能验证 |
| §5.4 光电互连网络性能分析 |
| §5.4.1 传输时延分析 |
| §5.4.2 吞吐率分析 |
| §5.4.3 误码率分析 |
| §5.4.4 芯片资源消耗及功耗分析 |
| §5.5 本章小结 |
| 第六章 总结与展望 |
| §6.1 总结 |
| §6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者在攻读硕士期间的主要研究成果 |
（5）AMBE声码器研究与多核DSP实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 研究现状 |
| 1.2.1 语音编码技术研究现状 |
| 1.2.2 声码器系统研究现状 |
| 1.2.3 AMBE算法的DSP实现研究现状 |
| 1.3 结构安排 |
| 第二章 AMBE声码器基本原理 |
| 2.1 MBE语音模型 |
| 2.1.1 MBE模型原理概述 |
| 2.1.2 MBE模型参数提取 |
| 2.1.2.1 基音频率与谱包络估计 |
| 2.1.2.2 频带V/U判决 |
| 2.1.3 MBE模型语音合成 |
| 2.2 AMBE语音编解码算法 |
| 2.2.1 AMBE语音编码算法 |
| 2.2.2 AMBE语音解码算法 |
| 2.2.2.1 无声部分的语音合成 |
| 2.2.2.2 有声部分的合成 |
| 2.2.2.3 合成话音 |
| 2.3 AMBE算法仿真 |
| 2.4 本章小结 |
| 第三章 AMBE声码器平台架构设计 |
| 3.1 平台并行架构设计 |
| 3.1.1 工程组织结构设计 |
| 3.1.2 多核并行方法研究 |
| 3.1.3 多核并行架构选择 |
| 3.2 平台资源分配方案设计 |
| 3.2.1 DSP三级存储结构 |
| 3.2.2 平台空间资源分配 |
| 3.2.2.1 DDR3资源使用 |
| 3.2.2.2 MSMRAM资源使用 |
| 3.2.2.3 空间资源内存映射 |
| 3.2.3 平台时间资源分配 |
| 3.2.4 平台信号量与中断资源分配 |
| 3.3 平台通信方案设计 |
| 3.3.1 核间同步 |
| 3.3.2 核间通信 |
| 3.4 平台架构的可行性验证 |
| 3.4.1 平台启动验证 |
| 3.4.2 平台核间通信验证 |
| 3.5 本章小结 |
| 第四章 AMBE声码器的多核实现 |
| 4.1 声码器开发流程设计 |
| 4.1.1 声码器DSP工程建立 |
| 4.1.2 声码器应用程序开发流程 |
| 4.2 声码器应用程序设计 |
| 4.2.1 主核程序设计 |
| 4.2.1.1 主核数据收发 |
| 4.2.1.2 主核内存调度 |
| 4.2.2 从核程序设计 |
| 4.3 声码器应用程序优化 |
| 4.3.1 运行空间优化 |
| 4.3.2 运行时间优化 |
| 4.4 声码器性能测试 |
| 4.4.1 理论性能提升比 |
| 4.4.2 实际性能提升比 |
| 4.5 本章小结 |
| 第五章 基于网络的AMBE调试仿真系统设计 |
| 5.1 调试仿真系统架构 |
| 5.2 调试仿真系统通信协议设计 |
| 5.2.1 基于Socket套接字的传输协议 |
| 5.2.2 基于数据包的接口协议 |
| 5.3 PC端功能设计与实现 |
| 5.3.1 MAP文件解析模块 |
| 5.3.2 基于PyQT的调试软件界面 |
| 5.3.2.1 界面结构设计 |
| 5.3.2.2 界面功能实现 |
| 5.4 DSP端功能设计与实现 |
| 5.4.1 NDK套件介绍 |
| 5.4.2 网络发送功能 |
| 5.4.3 网络接收功能 |
| 5.5 结果展示 |
| 5.5.1 初始界面展示 |
| 5.5.2 待观测变量的递归解析 |
| 5.5.3 网络通信 |
| 5.5.4 修改芯片寄存器 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
（6）基于不同电刷材料特性对连续变焦电机控制系统影响研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 论文研究的背景及意义 |
| 1.2 电刷材料的应用 |
| 1.3 电刷材料的背景和现状 |
| 1.4 电机控制领域现状 |
| 1.5 研究的主要内容 |
| 第2章 不同电刷材料各项性能探究 |
| 2.1 以复合材料为主的电刷材料 |
| 2.1.1 复合材料的定义与特点 |
| 2.1.2 金属基复合材料的基本性能 |
| 2.1.3 电刷材料的基本特性要求 |
| 2.2 不同材料的测试方法 |
| 2.2.1 密度的测量方式 |
| 2.2.2 材料电阻率的测量方式 |
| 2.2.3 材料硬度的测量方式 |
| 2.3 铜、石墨、二硫化钨复合材料 |
| 2.4 铜-石墨-硼化锆复合材料 |
| 2.5 本章小结 |
| 第3章 变焦距光学系统的理论基础 |
| 3.1 变焦距系统简介 |
| 3.1.1 变焦距镜头的产生与发展 |
| 3.1.2 变焦镜头的优缺点分析 |
| 3.2 变焦距镜头的工作原理 |
| 3.2.1 光学系统变焦原理 |
| 3.2.2 变焦距光学系统设计方法 |
| 3.2.3 变焦距光学系统最新动态 |
| 3.3 本章小结 |
| 第4章 变焦镜头控制系统设计 |
| 4.1 控制系统总体设计方案 |
| 4.1.1 电动控制系统芯片与电机的选择 |
| 4.1.2 连续变焦控制的实现方法 |
| 4.1.3 控制系统特点 |
| 4.2 控制系统硬件设计 |
| 4.2.1 通信模块设计 |
| 4.2.2 控制键盘设计 |
| 4.2.3 PWM模块的设计 |
| 4.2.4 显示模块设计 |
| 4.2.5 自锁模块设计 |
| 4.2.6 步进电机控制模块设计 |
| 4.2.7 步进电机驱动模块 |
| 4.2.8 关于步进电机的选择 |
| 4.2.9 无刷直流电机控制模块设计 |
| 4.2.10 无刷直流电机的驱动设计 |
| 4.3 变焦系统控制系统软件设计 |
| 4.3.1 软件开发平台介绍 |
| 4.3.2 控制系统主程序设计 |
| 4.3.3 系统IO口初始化程序设计 |
| 4.3.4 电机控制系统设计 |
| 4.4 变焦控制系统的机械结构设计 |
| 4.4.1 对于变焦光学系统材料的选择 |
| 4.4.2 变焦系统传动结构设计 |
| 4.5 本章小结 |
| 第5章 结论 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 攻读硕士学位期间研究成果 |
（7）P/D波段复合高速隐身目标探测雷达信号处理器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 本课题的研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的主要工作 |
| 2 P/D波段复合高速隐身目标探测雷达探测波形与融合处理算法设计 |
| 2.1 P/D波段复合高速隐身目标探测雷达框架 |
| 2.2 P波段伪随机相位编码信号雷达工作波形设计 |
| 2.2.1 BPSK回波信号处理原理 |
| 2.2.2 波形参数 |
| 2.2.3 信号处理仿真分析 |
| 2.3 D波段LFMCW雷达工作波形设计 |
| 2.3.1 LFMCW回波信号处理原理 |
| 2.3.2 波形参数 |
| 2.3.3 信号处理仿真分析 |
| 2.4 P/D波段雷达信号融合处理算法设计 |
| 2.4.1 P/D波段雷达信号融合处理 |
| 2.4.2 算法仿真分析 |
| 2.5 本章小结 |
| 3 P/D波段复合高速隐身目标探测雷达信号处理器软件设计 |
| 3.1 雷达信号处理器硬件平台 |
| 3.2 信号处理器软件总体框架 |
| 3.3 信号处理器FPGA软件设计 |
| 3.3.1 FPGA软件框架 |
| 3.3.2 波形产生控制模块 |
| 3.3.3 高速AD数据接口模块 |
| 3.3.4 P波段BPSK回波信号处理模块 |
| 3.3.5 D波段LFMCW差拍回波信号处理模块 |
| 3.3.6 数据传输模块 |
| 3.4 信号处理器DSP软件设计 |
| 3.4.1 P/D波段信号融合处理 |
| 3.4.2 核间通信 |
| 3.4.3 网口通信 |
| 3.5 FPGA与DSP SRIO通信接口设计与调试 |
| 3.6 本章小结 |
| 4 P/D波段高速目标回波模拟器设计 |
| 4.1 P/D波段高速目标回波模拟器功能需求 |
| 4.2 P/D波段高速目标回波模拟器硬件电路框架 |
| 4.3 P/D波段高速目标回波信号模型 |
| 4.3.1 P波段BPSK中频回波信号 |
| 4.3.2 D波段LFMCW回波差拍中频信号 |
| 4.4 P/D波段高速目标回波模拟器软件设计 |
| 4.4.1 上位机界面设计 |
| 4.4.2 FPGA控制程序设计 |
| 4.5 回波模拟器测试 |
| 4.5.1 BPSK回波信号性能测试 |
| 4.5.2 LFMCW差拍回波信号性能测试 |
| 4.6 本章小结 |
| 5 P/D波段复合高速隐身目标探测雷达信号处理器测试 |
| 5.1 系统测试环境介绍与平台搭建 |
| 5.2 模拟器环境下测试结果分析 |
| 5.2.1 信号处理器功能性分析 |
| 5.2.2 信号处理器实时性分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（8）基于FPGA的有源配电网实时仿真器通用化设计（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.1.1 有源配电网的发展及实时仿真技术 |
| 1.1.2 可编程逻辑器件FPGA技术 |
| 1.1.3 基于FPGA的实时仿真器通用化需求 |
| 1.2 研究现状 |
| 1.2.1 基于FPGA的实时仿真技术发展现状 |
| 1.2.2 基于FPGA的实时仿真器通用化相关研究 |
| 1.3 本文主要工作 |
| 第2章 基于FPGA的有源配电网实时仿真器设计基础 |
| 2.1 面向实时仿真的电气系统求解方法 |
| 2.1.1 暂态仿真框架 |
| 2.1.2 电气系统多层级并行架构 |
| 2.2 面向实时仿真的控制系统求解方法 |
| 2.2.1 基本求解方法 |
| 2.2.2 控制系统并行性设计 |
| 2.3 基于FPGA的有源配电网实时仿真器整体架构 |
| 2.4 本章小结 |
| 第3章 基于FPGA的实时仿真器核心计算模块通用化设计 |
| 3.1 仿真全局控制模块 |
| 3.1.1 预加载过程控制模块 |
| 3.1.2 全局控制参数信息的读取和配置 |
| 3.2 电气系统求解模块 |
| 3.2.1 电气系统参数信息的读取和配置 |
| 3.2.2 线性方程组求解模块设计 |
| 3.2.3 仿真计算初值设定方式设计 |
| 3.3 控制系统求解模块 |
| 3.3.1 控制系统参数信息的读取和配置 |
| 3.3.2 仿真计算初值设定方式设计 |
| 3.4 数据交互使能模块 |
| 3.5 本章小结 |
| 第4章 基于FPGA的实时仿真器结果输出模块通用化设计 |
| 4.1 仿真结果预处理模块 |
| 4.1.1 电气系统测量量的输出 |
| 4.1.2 控制系统测量量的输出 |
| 4.1.3 输出量的生成和缓存 |
| 4.2 以太网接口模块 |
| 4.2.1 以太网接口结构 |
| 4.2.2 以太网配置和数据发送 |
| 4.2.3 以太网功能测试 |
| 4.3 本章小结 |
| 第5章 算例测试与验证 |
| 5.1 基于FPGA的有源配电网实时仿真平台 |
| 5.2 配电网故障扫描功能测试 |
| 5.2.1 仿真算例 |
| 5.2.2 仿真结果分析 |
| 5.3 分布式电源特性研究功能测试 |
| 5.3.1 仿真算例 |
| 5.3.2 仿真结果分析 |
| 5.4 分布式电源并网过程研究功能测试 |
| 5.4.1 仿真算例 |
| 5.4.2 仿真结果分析 |
| 5.5 本章小结 |
| 第6章 结论与展望 |
| 参考文献 |
| 附录 A FPGA三速以太网IP核基本结构 |
| 附录 B FPGA三速以太网IP核接口信号 |
| 附录 C IEEE33节点测试算例参数 |
| 附录 D 光伏发电单元结构和配电网参数 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（9）通用高速数据存储系统设计及其数据管理技术（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 高速存储技术的发展现状 |
| 1.3 论文章节安排 |
| 第二章 系统总体设计及其技术分析 |
| 2.1 高速数据存储系统需求分析 |
| 2.2 高速数据存储技术 |
| 2.2.1 存储架构 |
| 2.2.2 存储控制引擎 |
| 2.2.3 存储接口标准 |
| 2.2.4 硬盘存储阵列 |
| 2.3 系统总体设计 |
| 2.3.1 系统总体架构 |
| 2.3.2 存储控制单板架构 |
| 2.4 本章小结 |
| 第三章 存储控制单板设计 |
| 3.1 存储控制单板总体设计 |
| 3.2 存储控制单板各模块设计 |
| 3.2.1 电源管理及时钟分配模块设计 |
| 3.2.2 DSP选型及其外围电路设计 |
| 3.2.3 FPGA选型及其外围电路设计 |
| 3.2.4 SATA存储阵列设计 |
| 3.3 存储控制单板任务模式及流程设计 |
| 3.3.1 数据存储任务流程设计 |
| 3.3.2 数据上传任务流程设计 |
| 3.4 本章小结 |
| 第四章 系统数据管理技术 |
| 4.1 存储节点数据管理设计 |
| 4.1.1 数据管理模块设计 |
| 4.1.2 数据管理工作模式 |
| 4.2 节点网络管理设计 |
| 4.3 本章小结 |
| 第五章 系统测试与功能验证 |
| 5.1 系统测试平台搭建 |
| 5.2 高速存储接口测试 |
| 5.2.1 存储接口速度测试 |
| 5.2.2 存储接口信号质量测试 |
| 5.3 数据存储与上传任务测试 |
| 5.3.1 数据存储测试 |
| 5.3.2 数据上传测试 |
| 5.4 数据管理功能验证 |
| 5.4.1 管理软件总体架构 |
| 5.4.2 数据管理功能验证 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）大阵列零陷展宽降维DBF算法研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景以及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的主要工作 |
| 2 零陷展宽降维自适应波束形成算法研究 |
| 2.1 数字波束形成 |
| 2.1.1 数字波束形成基础理论 |
| 2.1.2 经典自适应波束形成算法 |
| 2.2 子阵降维自适应处理 |
| 2.2.1 子阵自适应处理 |
| 2.2.2 子阵划分方法 |
| 2.2.3 子阵级ADBF算法 |
| 2.3 子阵级自适应零陷展宽 |
| 2.3.1 常规自适应零陷展宽方法 |
| 2.3.2 子阵级自适应零陷展宽方法 |
| 2.4 降维稳健DBF算法方案设计 |
| 2.4.1 基于三角栅格平面阵信号建模 |
| 2.4.2 子阵降维稳健DBF处理方案 |
| 2.5 本章小结 |
| 3 可扩展模块化高性能DBF处理器研制 |
| 3.1 系统总体设计 |
| 3.2 高性能处理电路设计 |
| 3.2.1 数据交换模块电路设计 |
| 3.2.2 DBF FPGA模块电路设计 |
| 3.2.3 DBF DSP模块电路设计 |
| 3.3 硬件电路调试 |
| 3.4 本章小结 |
| 4 零陷展宽降维ADBF算法软件实现 |
| 4.1 DBF处理软件总体框架 |
| 4.2 DBF处理DSP软件设计 |
| 4.2.1 自适应算法的DSP程序设计 |
| 4.2.2 改进高斯消元的矩阵求逆算法 |
| 4.2.3 DSP程序验证 |
| 4.3 DBF处理FPGA软件设计 |
| 4.3.1 FPGA软件框架设计 |
| 4.3.2 采样板发送控制模块设计 |
| 4.3.3 采样板接收控制模块设计 |
| 4.3.4 波束形成模块 |
| 4.3.5 基带数据预处理模块 |
| 4.4 DBF处理分系统功能验证 |
| 4.5 DBF处理分系统与整系统联调验证 |
| 4.6 本章小结 |
| 5 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
四、信号处理器全局控制模块设计（论文参考文献）
- [1]嵌入式多通道高速信号采集处理系统研究[D]. 潘冬阳. 齐鲁工业大学, 2021(11)
- [2]图像信号处理器（ISP）-卷积神经网络（VGG16）联合优化及关键模块设计[D]. 隋远峰. 大连理工大学, 2021(01)
- [3]全波形激光雷达数据采集技术研究[D]. 陈宇. 北华航天工业学院, 2021(06)
- [4]光电互连网络的光电接口及路由控制器研究[D]. 吴辉. 桂林电子科技大学, 2020(02)
- [5]AMBE声码器研究与多核DSP实现[D]. 潘康. 北京邮电大学, 2020(05)
- [6]基于不同电刷材料特性对连续变焦电机控制系统影响研究[D]. 许海斌. 长春大学, 2020(01)
- [7]P/D波段复合高速隐身目标探测雷达信号处理器设计[D]. 张志嘉. 南京理工大学, 2019(01)
- [8]基于FPGA的有源配电网实时仿真器通用化设计[D]. 金烁. 天津大学, 2019(06)
- [9]通用高速数据存储系统设计及其数据管理技术[D]. 张凯风. 西安电子科技大学, 2019(02)
- [10]大阵列零陷展宽降维DBF算法研究与实现[D]. 沈爱松. 南京理工大学, 2019(06)